オーディオアンプの自作


2:MOSFET DCAMP の設計

2-1:最大出力と熱設計

物理的に小さいアンプを作りたいので現実的な落としどころを探ります。 こちらで定義したように8Ω負荷で10Wの連続出力が可能なように熱設計を行います。

まず第一に大出力が不要なことから,電源電圧を低く抑えることによってアンプの発熱を抑えます。 12.5Vに対して若干余裕を見込んで±15Vを目標とします。

パワーアンプの消費電力を計算してみますと,出力電圧がDCの場合は出力電圧が電源電圧の1/2の時に消費電力が最大となります。 正弦波の場合は出力電圧が電源電圧の2/πの時にパワーアンプの消費電力が最大となります。 そしてDC出力が最も厳しい条件となります。

したがって,電源電圧を15Vとすると,出力電圧が7.5Vの時にアンプの消費電力が最大となります。 8ohm負荷ではスピーカー出力電力が7.5^2/8 = 7.03Wの時にアンプの消費電力も7.03Wとなります。

参考までに6ohm負荷では9.38Wとなり,4ohmでは14.06Wとなります。

欲張って4ohm負荷でもある程度動作を保証しておきたいと思います。 発熱が多くなりすぎるので,ピーク電圧-12dBの法則(出力電圧1/4)を適用してパワーとしては1/8の2.5Wを目標にします。

電源電圧15V,出力2.5W = 3.16VRMS * 0.79ARMS @ 4ohmとして,アンプの消費電力は(15-3.16)*0.79 = 9.36Wとなります。

以上の数字を整理すると,6ohm負荷だとDC出力時の最大消費電力が9.38W,4ohm負荷だと音楽信号出力時の最大消費電力が9.36Wとなりますので, アンプ発熱を10W弱と考えるのが妥当と判断しました。

項目数値条件
パワー段消費電力6.77W出力電力(DC)10W,8Ω
パワー段消費電力7.03W出力電力(DC)7.03W,8Ω
パワー段消費電力9.03W出力電力(DC)13.3W,6Ω
パワー段消費電力9.36W出力電力(DC)2.5W,4Ω
パワー段消費電力9.36W出力電力(音楽信号)10W,4Ω
FPBWDC〜100kHz(フルパワーバンド幅)

もしアンプに定格を表示するとしたら「定格負荷:4Ω〜8Ω」「最大連続出力:10W(Music Power)」となるのかなと思ふ。

全体の電力を計算していきます。 出力電力以外の発熱源としてはアイドリング電流による発熱,電圧増幅段の電力が考えられます。

アイドリング電流を200mAとすると±15Vなので6Wとなります。電圧増幅段に2W必要とするとします。 結果として片チャンあたり9.36+6+2 = 17.36W,ステレオで2倍になり34.7Wの消費電力となります。

タカチのHYシリーズの一番小さいサイズの熱抵抗が1.73℃/Wです。 ケースの温度上昇を30℃におさえると考えると都合よくぴったり収まります。 トランスの発熱もありますので,熱くなるようであればアイドリング電流を100mA程度まで絞って対応します。

なお,FPBW(フルパワーバンド幅)はDC〜100kHzの予定です。 この帯域内ならば周波数に依存せず強力に負荷を駆動できる予定です。

周波数340kHz以上では出力段のスナバーがアンプの負荷になります。 スナバーの抵抗は4.7ohmなので340kHz以上は出力パワーを制限しないとスナバ抵抗の発熱と出力段の発熱が同時に発生しアンプが非常に熱くなります。

2-2:回路トポロジー

DC結合のパワーアンプと言えば初段がNch Dual J-FETによる差動アンプというのが定番と思います。 2段目がPNPバイポーラトランジスタによる差動,そして逆相を側をカレントミラーで折り返してコンプリメンタリーパワートランジスタをダーリントンでSEPP駆動するというのが一般的な構成です。 実際に作ったことはないのですが,シンプルでもそこそこの性能が出ると思います。

この形式はJBLのシンメトリカルTサーキットを祖としています。 FET入力とすれば簡単にDCアンプ化できる為,金田氏のDCアンプシリーズを筆頭として長い間スタンダードな回路形式でした。

バリエーションは様々に考えられます。しかいいずれの場合でもまずネックになるのが入力のDual-FETです。 まず,入手性が悪く,入手できても値段が高いです。入力容量が大きく,高域での歪が悪化するし,高周波を食らうとRFI(整流検波)を発生します。 DC安定度は全てこの初段にかかっているのでペア選別するならばそれなりに気合が必要になります。

バイポーラの差動入力も考えましたが,DCアンプとするためには入力バイアス電流のキャンセル回路が必要になってしまい無駄に複雑化してしまいます。

そして致命的だったのが電圧帰還アンプを安定的に動作させる難しさでした。非反転アンプは本質的に不安定なのか・・・安定性を求めれば帯域が取れません。

やはり高速化を求めるのならば電流帰還アンプに分があるようです。

しかし,出力段にバイポーラ・トランジスタを使うとクロスオーバー歪が発生します。 この歪を抑えるためには負帰還しかありません。 ところが電流帰還アンプは裸のゲインが低く歪みが消えません。

そこで出力段にMOSFETを使ってみるとすべてが解決しました。

低歪み率で(しかも高次の歪みがでない)高速,高安定な回路ができました。

しかしいくら速いと言っても,Pch MOSFETが遅いのです。 Nch MOSFETに比べるとPch MOSFETは半分のスピードしかありません。遅い方に合わせて足を引っ張られてしまいます。

しかも,出力段の速度がアンバランスの回路に立ち上がりの早い信号を入れるとバランスが崩れて貫通電流が流れてしまう現象が見られました。

なんとかNch MOSFETを二つ使ってSEPPにできないか方策を探りました。 結果的に得られた回路を少しずつ説明します。


Fig:1に電流帰還,MOSFET出力を実現したシンプルな等価回路を示します。 入力段はバイポーラ・トランジスタです。Vbe電圧はダイオード接続したトランジスタによって得ています。 入力段のコレクタ出力をカレントミラーで折り返して出力段のMOSFETのゲートを駆動しています。 電流帰還アンプとしてはもっとも単純な形式と思います。
ただし,出力段のMOSFETはNchとPchを組み合わせた異極性SEPPですので,コンプリメンタリFETを選ぶ必要があります。 出力段素子の選択がこの回路のボトルネックとなります。 なぜなら,リニア増幅用のコンプリメンタリFETは品種が非常に限られており入手性がよろしくありません。 なにせ用途がオーディオアンプ用という限定的な市場なので,新規開発の高性能品もないし,競争が無いので価格面も不利です。
回路的なポイントはゲート・バイアス回路です。温度補償を出力段素子に合わせて的確に行う必要があります。 入力段,カレントミラー段の熱結合も確実に行う必要があります。 入力のバイアス電圧を作るI1,I2の作り方も工夫の余地があります。
以上のようなことを考慮して設計すればそれなりの特性が得られるでしょう。

Fig:1

Fig:2に示した回路はさらにシンプルな2段構成としてみました。 初段を定電流負荷で受けて電流変化をIV抵抗(R102,R106)で電圧に戻し,出力段のMOSFETのゲートを駆動しています。 出力段はソース接地出力となっており,やはりコンプリメンタリ素子が必要になります。
ポイントはIVゲインです。IV抵抗の値が小さいと回路のゲインが小さくなり,オープンループゲインが下がります。 オープンループゲインが小さいと負帰還による歪み抑圧効果や,DC変動抑圧効果が少なくなるので,アンプとしての仕上がり特性が悪くなります。 かといって,IVゲインを高く(抵抗値を大きく)設定するとDC安定度に問題が出ててきます。 各トランジスタの温度ドリフトによってアイドリング電流が不安定となり,アイドリング電流を一定に保つことが難しくなります。 DC安定性の改善は熱結合を行うことによって軽減できますがI1〜I4の電流の不均衡がそのまま出力に現れるので完全な安定化には課題が多いです。 特にアンプが冷えている状態から電源投入後,想定するアイドリング電流に達するまでに数分かかってしまいます。 ターンオンドリフトといい,シリコン基板上にモノシリックに作られたICでも問題になることがあります。 回路全体の熱平衡が保たれるまで秒オーダーの速度で電流や電圧がドリフトしてしまいます。 大きな回路になると風の当て方や基板が水平か垂直かで電流や電圧が変化します。

Fig:2

Fig:3はFig:1と同様のソースフォロワー出力ですが,Fig:2と同様のIV抵抗を使っています。 Fig:1に比べてオープンループゲインが低く,熱的に不安定になります。この特徴はFig:2と同じです。 出力段はコンプリメンタリ素子だという点もFig:1と同様なので,ある意味最も不幸な組み合わせと言えましょう。
Fig:1は上側回路と下側回路の電流ドリフトが両方増える方向であっても,ゲートバイアス電圧の生成回路が適切ならばアイドリング電流に変化はありません。 Fig:3では上側と下側の電流が両方とも増えるとアイドリング電流が増えてしまうという欠点があります。
したがって,アイドリング電流を安定化するためには冷えている状態から熱平衡状態に至るすべての瞬間ですべての素子の熱バランスを維持しなければなりません。 どだい無理な注文です・・・

Fig:3

Fig:4はFig:2とFig:3を組み合わせた回路です。 この回路の一番の特徴は出力段のMOSFETが同極性のSEPPとなっている点です。
Fig:1のような異極性SEPPにおいてどちらかのFETの応答が遅い場合,立ち上がりの早い入力に対して貫通電流が流れることがあります。 負帰還アンプの帰還作用により遅いFETの動作を反対側のFETが補おうと作用するためです。 ちなみに負帰還によって発生する現象なので出力段無帰還アンプでは発生しません。
一般的にコンプリメンタリと言われるFET同士でもPchの応答はNchに比べて致命的に遅いです。 したがってMOSFET出力のSEPPアンプに立ち上がりの早い電圧を入力してはなりません。 恒久的に貫通電流を防ぐには入力にLPFを入れて立ち上がり(SR:スルーレート)を制限する必要があります。
電流を吐き出す上側のFETと電流を吸いこむ下側のFETの応答速度が一致していれば貫通電流は発生しません。 同極性のSEPPの強みはここにあります。速度が遅いPch素子に足を引っ張られることが無いので,Nch素子の性能を出し切ることができます。 つまり,進歩著しいのスイッチング用の高速・大電流に対応した新しいMOSFETを使うことができますので高速なアンプを実現することができます。 これが一番のメリットです。

Fig:4

Fig:5はFig:1の回路を実現するにあたって障害となる温度安定性を改善するアイディアを示しています。
この回路においてQ71/Q72および,Q75/Q76にペアトランジスタを使用し,4つのトランジスタを完全に熱結合すると熱的に安定になります。 しかしそれでも電源投入直後の過渡的な状況においては,発熱量の差から温度ドリフトが発生します。 温度ドリフトはDCオフセットを発生させると共にアイドリング電流の変動となって現れます。 そこで,Fig:5のように初段トランジスタのエミッタに抵抗(R87,R88,R95,R96)を入れると温度安定性が高まります。
温度ドリフトはVbeの温度変動が原因なので,Vbeの変動に対して充分大きな電圧(0.5V〜1.0V程度)を発生する抵抗を入れると,Vbeの変動がマスクされます。 結果的にVbeのバラつきや温度変動に対してロバストな回路となります。 同様の効果を期待してカレントミラーのエミッタに抵抗を挿入する例はよく見受けられます。 デメリットとしてはトランスインピーダンスの低下と帯域制限効果が挙げられます。 入力にシリーズに抵抗が入ることで入力容量によってLPFを構成し,帯域制限がかかってしまいます。 帰還回路側は帰還信号の位相が回ることになりますのでより注意が必要です。

Fig:5

Fig:6はFig:5で発生したトランスインピーダンスの低下と帰還回路側の帯域制限効果を同時に緩和する回路です。 帰還回路の抵抗をT型(十字)からπ型(ロの字)に変換しました。
これらの抵抗(R85,R86,R93,R94)がDCの誤差吸収と帰還回路網を兼用するので,帰還回路の帯域を制限することなく,Vbeの変動に強い回路とすることができます。
ただし,このままではトランジスタの入力容量に大小によって上下のバランスが崩れてしまいます(特に立ち上がりの速い信号)ので, Q70とQ74のエミッタ同士を小容量のコンデンサで結合して素直な立ち上がりを得ています。 Q69とQ73のエミッタ同士もコンデンサで結合するとよいが,それぞれコンデンサでグランドに落としてやることで入力信号に対するLPFとなり,回路の安定化に貢献します。
以上のことは非常に簡単なことですがこのような回路を見たことがありません。 先例があるかどうか気になるところです。

Fig:6

2-3:高速 高安定 電流帰還 MOSFET DCアンプ


Fig:7

Fig:7はFig:6を基本として,初段および,カレントミラーのVbeバラつき吸収,ベース電流補償,定電流回路,電源リップルフィルタ,保護回路を搭載した実用回路図です。

図中の電圧・電流は設計値を示していますが,実測でも概ねこの通りになります。 使用しているトランジスタ,MOSFETについては別項に記載しています。

2-3-1:入力段

入力は標準的な電流帰還アンプの構成をとっています。 トランジスタのベースに入力し,エミッタに電流帰還を戻しています。

入力部のバイポーラ・トランジスタはVbe電圧分のバイアスを与える必要があります。 そのために入力にバイアス回路が入るのが電流帰還アンプの特徴ともいえます。 初段のバイアスの処理を如何に料理するかが電流帰還アンプの面白い部分です。

通常はダイオード接続したトランジスタを定電流で駆動して初段のトランジスタにマッチしたVbeを発生させています。 今回も基本的にはこの方法を踏襲しています。PNP同士,NPN同士のそれぞれでVbeのマッチングが取れていれば熱的に安定化できることが理由です。

いわゆるダイアモンド接続という方式もありますが,PNPとNPNが入れ子になるので温度変化によるドリフトが発生しやすいです。 初段で発生したオフセットはNFBで抑え込むことができないのでDCアンプとしては致命的な欠点となります。

この回路の問題点として,初段のトランジスタhfe誤差が挙げられる。 ダイオードのみでバイアスを与えると初段のベース電流の分だけ誤差を生じます。 精密な定電流源でバイアス用ダイオードをドライブしても初段のトランジスタのhfeが異なればベース電流として奪われる電流の分だけ誤差がでてしまいます。 hfeは当然のごとく変動するのでオフセットやドリフトが発生します。

この誤差を取り除き,入力バイアス電流のドリフトを最小限に抑える為,ベース電流補償用のトランジスタ(Q11/Q19)を追加しました。

ところでベース電流補償用のトランジスタを追加すると面白いことに回路トポロジが変わって見えてきます。

まず信号が入力されるトランジスタがベース接地・エミッタ入力の増幅回路に見えます。

定電流負荷から湧き出した電流をエミッターフォロアでバッファして入力段のトランジスタを駆動するという回路に見えます。 不思議なことに,局部帰還がかかった,ベース接地エミッタ入力のダーリントン接続エミフォロ出力という回路に見えて来ます。

ベース接地もエミフォロもどちらも高速な回路なのでこの回路が高速に動くのは合点がいく。

入力トランジスタのエミッタにはトランスインピーダンスの低下を伴わずにDC安定度を大幅に向上させ, しかも入力の帯域制限を行えるという一石三鳥の効果を実現できるような形でエミッタ抵抗を挿入しています。 この回路形式はディスクリートだからこそ実現可能です。オペアンプを使った回路では実現不能です。

入力段のエミッタに入るコンデンサ(C7)は速いパルスに対する応答をよくするために必要です。 入力側のコンデンサ(C5)はC7に対応して電源投入時にMOSFETに大電流が流れるのを防止します。 もう一つ入力側のコンデンサ(C6/C8)は入力信号をLPFしてあまりに立ち上がりの速い信号が入らないように制限する効果があります。

2-3-2:定電流源

初段を定電流駆動する部分は上下から供給される電流のバランスが重要になるため同じ電流源を使ってカレントミラーで折り返しました。 この部分も電流誤差を減らすためにベース電流補償トランジスタ(Q8/Q21)を追加しています。

定電流回路は単純化のためと確実な立ち上がりを期待して定電流ダイオード(CRD)としました。 CRDは全ての回路電流の大元となる為,実測してL/Rのマッチングを取りました。

CRDは10V程度の電圧をかけると安定してきます。また動作抵抗がそれほど高くないので電源は安定化しておく必要があります。 電源電圧は±30V以下を予定しており定電流ダイオードにはかかる電圧は最大で60Vとなりますが,耐圧もっと高いです。 電流値は1mAを使うので損失は少なく発熱も少ないので心配ありません。

2-3-3:駆動部・出力段

初段で電圧・電流変換された信号は電流によって伝送されます。

カレントミラーにもベース電流補償トランジスタ(Q9/Q22)とVbeの誤差を吸収する抵抗(R6/R8/R29/R31)を追加しました。 ベース電流の誤差をなくすことで動作電流の誤差が減りますので,トランジスタの選別は必要ありません。 また,電流バランスが取れると熱的な安定性もよくなるという効果も期待できます。

余談ですが,ベース電流補償トランジスタにはアイドリング電流をそれなりに流しておくと応答が早くなります。 そのため抵抗(R4/R7/R16/R27/R30)を追加して1mA程度の電流が流れるようにしてあります。

出力段はバイアス回路によってバイアス電圧を与えられます。

バイアス回路はコンデンサ(C4)でバイパスされます。出力段のFETのゲート間を結ぶことで二つのFETがより密な動作となります。 そのためにはゲート容量よりも十分に大きな容量を選んでおく必要があります。 同時にVbeマルチプライアを使ったバイアス回路がL性の応答を示すのでそれを打ち消す効果もあります。

バイアス回路のツエナーダイオード(D7)は温度補償特性の調整用です。温度係数ゼロの定電圧源として期待しています。 後から知ったのですがルネサスのLLシリーズは流す電流量によって温度特性が変化しますので今回の用途にはちょうどよかったです。

MOSFETの温度補償はトランジスタ(Q15)によって行われます。Vbeマルチプライアという回路構成です。 VRのワイパがオープンとなった時に出力段に過大な電流が流れることを防止するためにベース側にVRを挿入しています。

2-3-4:各部の電流

定電流ダイオードは1mAとして,初段バイアス部は1mA,初段は10mA,カレントミラーは10mAで折り返してMOSFETを直接駆動しています。 出力段は100mA〜200mAのアイドリング電流を流します。

全体的に電流を多く流すことで容量を素早く充放電し高速化を図っています。 この回路の応答はMOSFETの入力容量とカレントミラーの折り返し電流が支配的と考えています。 駆動電流をもっと流せばさらに高速に動作しますが,発熱も増える為,控えています。

ドライブ電流:10mA,ゲート電圧:5V,ゲート電荷:500pFの条件だと2500pC/10mAなので,250nsecで電荷の抜き差しができます。 これがスルーレートを決める条件です。ちなみにゲートに5V与えると10Aは流れます。

2-3-5:調整のしくみ

出力段のアイドリング電流はVR1で決まります。 アイドリング電流を安定化するためには温度補償用のトランジスタ(Q15)を出力のMOSFETと熱結合をしっかり行うことが基本です。 そのため,ヒートシンクにネジ止めできるTO-126タイプのトランジスタ2SC3423を使いました。

バイアス電圧を最小に設定した状態でアンプの電源を投入し,徐々に電流を増やしながら時間をかけて最終的なバイアス電流に調整します。 その後,一旦アンプの電源を切りアンプが十分に冷えた状態で電源を再投入します。アイドリング電流が不本意に増加しなければOKです。

アイドリング電流の安定性は初段トランジスタおよびカレントミラーの熱結合の状態によっても変化します。 初段トランジスタにより大きな熱容量を持たせて周囲よりも温度上昇が遅くなるようにすると電源投入直後にアイドリング電流が増加する現象を防ぐことができます。

DCオフセット調整はVR2によって行います。10mV以下は楽勝に追い込めます。 しかし何らかのヒステリシス効果があるようで1mV以下に追い込むのは難しかったです。 電源投入後のドリフトも僅少で常に数mV以下に収まります。 VR2を動かすとアイドリング電流がやや変化するのでVR1によって補正をおこないます。

VR3によって入力バイアス電流の調整が可能です。 入力バイアス電流が十分に少なければDC結合が可能になり,DCアンプとして使用できるようになります。 DC結合で不必要に直流電流が流れていると音量調整ボリュームを操作した時にザザザというノイズがでたり,入力セレクターを切り替えた際にバチというノイズがでます。 それだけでなく,カーボンを使ったボリュームに不可逆なダメージを与えることもあります。

どんなに回路と工作を工夫しても多少ドリフトするので,よく使用する室温でバイアス電流を調整します。 0.1uA(10kΩで1mV)以下まで抑えることが可能です。この程度の電流ならばDC結合しても問題ありません。

これで電流帰還アンプながらDCアンプとすることができました。 これは他には例のないことです。

2-3-6:保護回路

思わぬ大電流によりFETが破壊されると大きなDC電圧が発生してスピーカーを破壊してしまいます。 そんな事故を防ぐために出力段には電流リミッタを組み込みました。

0.1ohmの検出抵抗により,トランジスタのVbe電圧に応じて高温では5A〜6A程度,低温では7A〜8A程度の電流でリミッタが働きます。 FETのゲート電圧をクリップさせてFETに流れる電流を制限します。 先に計算例を示しましたが,スピーカーをドライブする条件とちょうどマッチする数字と考えています。

ループゲインが急速に減少する方向のリミッタであり,かつリミット状態からの復帰も高速にしているため誤動作しにくいと思います。

2-3-7:パワーアンプのゲイン設定

昔からの伝統なのか,パワーアンプというとゲインを20倍(26dB)に設定しているアンプが多いです。 20倍のゲインを全開で使うと一体何ワットの電力になるのでしょうか。

民生機器の出力レベルを-10dBV(0.316V)として仮に最大レベルが基準よりも+16dB大きい+6dBV(2.0V)だとします。 すると,20倍のゲインでは40Vの出力電圧となり,8Ω負荷では200Wの電力となります。

さて,200Wも出力はいらないので,もっとゲインを下げていいことになります。 では実際のところ,どれだけのゲインが必要なのでしょうか。

民生機器の最大出力レベルは+6dBVとしている製品が多いようですので,グーグル氏問い合わせたところ 「"-10dBV" "-16dBFS"」 を基準とすることが多いようです。

地デジでは「出力レベル. : 250mVrms±3dB. (フルスケールレベルから −18dBのレベルに対して)」という規定があるようです。
引用:電波産業会:"www.arib.or.jp/english/html/overview/doc/2-STD-B30v1_3.pdf"
250mVrmsは-12dBVであり「-18dBV / -18dBFS」となり,「-10dBV / -16dBFS」と一致します。

JEITA CP-1301Aでは以下のようになっています。
基準入力レベル:アナログ入力:0.5Vrms,デジタル入力:IEC61606-1に規定する-12dBFSの信号レベルを用いる。
最大入力レベル:アナログ入力:2.0Vrms,デジタル入力:IEC61606-1に規定する0dBFSの基準フルスケール信号レベルを用いる。

0.5Vrmsは-6dBVなので「-6dBV / -12dBFS」となり「-10dBV / -16dBFS」と一致します。

偶然か必然か,3つの数字が一致しましたので「これでいいのだ」という自信が深まります。

昔の放送機器は-20dBu(100mVくらい)だったこともあるらしいです。 古いCDプレーヤーなどは-10dBV(-20dBFS)という基準だったり,もっといい加減に作られていたこともあるようです。 まあ,ソースは自作DACなのでどうにでもなりますが。。

「"-10dBV" "-16dBFS"」という基準を右の上に表を示しました。民生機器では基準はどうあれ,最大出力レベルは+6dBVとなります。 アナログ機器では+6dBV以上突っ込んでも何とかなりますが,デジタル機器は対応できません。

さらにここで注意が必要なのは,ここでいう信号レベルというのは正弦波の実効値であるという点です。 パワーアンプはピーク電圧を充分に出力する必要がありますので,√2倍した電圧が0-P(ゼロtoピーク)として必要になります。

一方,プロの録音環境ではどうなのかもう一度グーグル氏尋ねたところ 「"0VU" "-16dBFS"」 を基準とすることが多いようです。0VU=+4dBmです。

下の表にプロ機と民生機のレベルを比較したダイアグラムを示しました。 プロ機で最大で+20dBmまで考えるとなんと11V0-Pもの電圧が必要になります。 プロ用機器の内部回路の電源電圧が±15V以上必要である理由はここにありました。

Table:民生機器の音声信号レベル

Table:業務用機器の音声信号レベル

さて話を戻すと・・・アンプの必要ゲインの話でした。

民生機器の最大出力電圧は+6dBVであり,ピーク電圧は2.8V0-Pなので,この入力に対して出力10W(12.6V0-P)を得るのならば,ゲインは4.5倍必要となります。 実際,110dBもの音圧を浴びる気はないので,ゲインは4倍としました。 なお,R14をゼロΩとするとゲイン2倍,220Ωとするとゲイン4倍,330Ωとするとゲイン5倍となります。

実際出来上がったアンプで視聴すると,これ以上音を大きくしたくないと思うレベルでもアッテネータは-20dBの位置にあります。 つまり余剰ゲインが20dBもあるので仮に仕上がりゲインを2倍としても十分実用に耐えることになります。

巷のアンプはゲイン過剰でSNも悪くよいことはありません。 特に最高の能率をもつホーンスピーカーにはこういった低ゲインで低ノイズのアンプが良いですね。

2-3-8:おまけ:同極性SEPPの実際


Fig:9

Fig:9はFig:4を基本とした非常に高速なDCアンプだが,アイドリング電流の安定化に課題が残り実用化を見送った。 具体的に困った現象とは,電源投入後のターンオンドリフトによりアイドリング電流が数Aに達してしまうという現象だ。 出力段のみ電源投入を1分ほど遅らせればこの現象は出ない。しかしそんなに気が長くないので・・・

上側の回路はカレントミラーで折り返して定電流負荷に信号電流を供給する。 出力のNch MOSFETのゲートには負荷としてIV抵抗を接続してある。信号電流はこの抵抗でIV変換されてFETを電圧駆動する。

下側の回路は電流帰還がかかる入力トランジスタのコレクタ出力を定電流で受けつつ直接FETを駆動している。 上下共にNch FETを使用することで立ち上がりと立下りの速度を最速の条件で一致させることができる。

つまり,上側は1段増幅+カレントミラーでドライブ,下側は1段増幅で直接ドライブということだ。 全体のゲインは初段のトランスインピーダンスと負荷のIV抵抗で決まってくる。 IV抵抗を大きくすればゲインを上げることが可能だが,DC安定性や動作安定性を考慮するとせいぜい47kΩまでだろう。

2-4:トランジスタの選定

2-4-1:MOS FETの選定

出力段のMOSFETは入力容量が小さいほど駆動しやすく,高速な動作が期待できます。 また同時にON抵抗が小さければ飽和電圧が小さく,電源を有効に使えます。 一般的に入力容量が大きければ素子も大きく,ON抵抗も小さくなり大きな電流に耐えます。そして同時にゲインに相当するGmも大きくなります。 入力容量とON抵抗は反比例の関係にあるので,より小さい容量でより低いON抵抗を実現できることがMOS FETの性能の指標となります。

耐圧が低い方が良い性能を示しますが,耐圧が低いということは絶縁膜が薄いことを意味します。 破壊しやすい可能性もあるため,耐圧50V以上を目安にしました。 電流容量は10Aを目安とし,入力容量は500pF以下を目安としました。

各社のデータシートを比較のうえ最終的にヒットしたのがSTマイクロのSTP16NF06Lです。

VDSSが60[V],IDは16[A]と手ごろでオン抵抗は0.07[ohm]typと低く,入力容量が345p[F]と低く,ゲート電荷も7.3n[C]と少ないです。 許容損失は45[W]です。仕様書の用途にも「AUDIO AMPLIFIERS」と書いてあり,リニアリティも良さそうなので使ってみることにしました。

MOSFETはここ10年での進化が著しく現在の各社ラインナップから近い定格のモノを抽出してみました。 またオーディオ用として有名な国産のMOSFETと比較してみました。これらはもはや古典デバイスの部類に入ります。

項目 記号 2SK135 2SK405 2SK1529 2SK2554 STP16NF06L TK30E06N1 FQP13N06 IRLB8721PBF IRLZ14PBF PSMN022-30PL
VDS [V] 160 160 180 60 60 60 60 30 60 30
ID [A] 7 8 10 75 16 43 13.6 62 10 30
PC [W] 100 100 120 150 45 53 45 65 43 41
Ciss p[F] 600 430 700 7700 345 1050 270 1077 400 447
Yfs [S] 1 2 4 80 17 - 7 35 3.5 17
Qg n[C] - - - - 7.3 16 4.8 7.6 8.4 4.4
RDS m[ohm] - - - 4.5 70 12.2 88 6.5 200 19
PKG - TO-3 TO-3P TO-3P TO-3P TO-220 TO-220 TO-220 TO-220 TO-220 TO-220
MFR - Hitachi Toshiba Toshiba Renesas STmicro Toshiba Fairchild IRF Vishay NXP
コメント - オーディオ用
縦型MOSFET元祖
オーディオ用 オーディオ用 UHC MOS FET 今回選定 東芝の現行 新しいもの 新しいもの 新しいもの 新しいもの

Nch MOSFETは手ごろなものが見つかりましたがPchはかなり悲しい状況です。 Pch MOSFETはNchと比較して入力容量が倍程度大きく,さらにON抵抗も高くなります。 コンプリメンタリ・ペアとして使える品種はありませんでした。

それでもあきらめなかった理由はリニア増幅用のおじいちゃん達がペアで1000円以上するのに対しスイッチング用のヤンチャな若者たちは1ドル以下だからです。

一晩探して目を付けたのがフェアチャイルドの石「FQP17P06」と「FQP30N06」です。 選定方法を変えて,まず手ごろなPchを見つけて,それに見合うNchを探すという手順で選びました。 Nchの電流容量がオーバースペックになるのは致し方ありません。 この二つのペアが秀逸な点は低電流時のゲート電圧がほぼ一致する点です。 入力容量もかなり近いです。Yfsが一致していないように見えますが測定条件が異なります。 1A程度の領域では結構マッチしています。

オーディオでよく使われるコンプリメンタリ・ペアのMOS FETと並べてみました。 こう眺めてみると10年ほど前に登場したUHC MOSFETは入力容量が巨大で完全に時代遅れに見えます。

項目 記号 2SK135 2SJ50 2SK405 2SJ115 2SK1529 2SJ200 2SK2955 2SJ554 FQP30N06 FQP17P06 2SK2232 2SJ334
極性 - N P N P N P N P N P N P
VDS [V] 160 -160 160 -160 180 -180 60 -60 60 -60 60 -60
ID [A] 7 -7 8 -8 10 -10 45 -45 30 -17 25 -30
PC [W] 100 100 100 100 120 120 100 100 79 79 35 45
Ciss p[F] 600 900 430 800 700 1300 2200 2500 725 690 1000 3300
Yfs [S] 1 1 2 2 4 4 40 30 16 9.3 16 23
Qg n[C] - - - - - - - - 19 21 38 110
RDS m[ohm] - - - - - - 10 28 40 120 36 29
PKG - TO-3 TO-3 TO-3P TO-3P TO-3P TO-3P TO-3P TO-3P TO-220 TO-220 TO-220 TO-220
MFR - Hitachi Hitachi Renesas Renesas Toshiba Toshiba Renesas Renesas Fairchild Fairchild Toshiba Toshiba

東芝の2SK2232と2SJ334もDC特性はよく一致しています。 しかしPchの入力容量が3300pFと巨大なので,動特性はあまりバランスしないと思われます。

最近はSiC MOSFETが話題ですが,あれは高耐圧向けの素子なのでオーディオには不向きでしょう。 GaNはどうだろう。とにかく速いのが特徴ですからスイッチング用でしょう。デジタルアンプ向きです。


フェアチャイルドの石「FQP17P06」と「FQP30N06」をより詳しく比較してみます。 コンプリメンタリ・ペアとして使えるでしょうか。


FQP17P06 Tansfer Characteristics


基本となるDC特性ですが,グラフの縦軸を合わせるとよく一致しているのがわかります。 10A以上のカーブに差異がみられますが,7A程度までしか使わないので関係ありません。 もっとも使われるであろう1A付近のカーブが一致していることが重要です。 温度特性がやや異なるのが気になるところではあります。

FQP17P06 Total Gate Charge FQP30N06 Total Gate Charge


このグラフは動作電流が17Aと30Aでかなり異なるのでその分を差し引いて考える必要があります。 それにしてもゲート駆動容量と閾値電圧はよく一致しています。 結果的に波形の立ち上がりと立下りの動作が近くなり波形の上下対称性がよくなるでしょう。 2次歪みが出にくくなり,立ち上がりの速い信号に対してDC変動が出にくいといった効果が期待できます。


Table:1
Table:1にFQP30N06の規格を抜粋しました。
ドレイン電流30Aはかなりオーバースペックです。 それでもゲート容量はそれほど大きくありません。 TO-220だが,79Wの損失を許容しています。

Table:2
Table:2にFQP17PN06の規格を抜粋しました。
ドレイン電流は17Aなのでちょうどよいです。 Pchとしては高性能だと思います。 PC=79WはFQP30N06と同じです。
入力容量や熱抵抗から考えてチップサイズは同程度と考えられますし,耐圧も60Vと一致しています。 動作速度はPchなので遅いですが,半分というわけではありません。仕様書の動作条件が違うので比較は難しいですが。

以上のことから「FQP17P06」と「FQP30N06」はコンプリメンタリ・ペアとして十分通用すると判断しました。 実際に回路を組んでみた印象ですが,立ち上がりと立下りが奇跡的に一致していますし,アイドリング時のゲート電圧もどちらもほぼ3.5Vで見事に一致しました。

2-4-2:トランジスタの選定

初段,ドライバ段のバイポーラ・トランジスタは特に指定はありません。 容量が小さくftの高いトランジスタを使うとよいと思います。

試作では定番の2SC1815/2SA1015を使いましたがよく動きました。


Table:3
Table:3に2SC2362/2SA1016の規格を抜粋しました。 ベース電流補償用トランジスタに採用しました。
高耐圧の小信号用トランジスタで,低雑音増幅用とされています。 低雑音を謳ったトランジスタは減少傾向にあるので貴重です。 三洋の石はHfeのリニアリティが良いのが特徴と思っています。 10mAまではほぼ真っ直ぐなので,1/10を目安として1mA前後で使うのが良いとおもいます。
2SC1815でもいいでしょう。

Table:4
Table:4に2SC2909/2SA1207の規格を抜粋しました。 初段のVbe補償用,定電流源の折り返し部分に採用しました。
高耐圧のプリドライバ用とされています。 2SC2362より電流を流すことでき,飽和に強いのが特徴(と思っています)。 Hfeリニアリティは20mA程度までとなっています。
入手容易な代替えは2SC1815でしょう。

Table:5
Table:5に2SC3597/2SA1403の規格を抜粋しました。 初段,カレントミラーに採用しました。
なんでも超高精細CRTディスプレイのビデオ出力用とのことです。 ftが800MHzと高いのが特徴です。 Cobが小さめで電流が流せるということでしょう。 Hfeリニアリティは300mAまでいけます。 PCも1.2Wあるので10mA以上で動作させたい時には好都合です。 2SC2909では定格に不安があるときに活躍すると思われます。
入手容易な代替えは2SC3421か2SC3423でしょうか。 熱くなりますが2SC1815でも大丈夫でした。

各トランジスタのパッケージを以下に示します。

2SC2362/2SA1016
2SC2909/2SA1207
2SC3597/2SA1403 FQP30N06/FQP17PN06


2-5:電源回路


Fig:8

Fig:8に電源の回路図を示します。

電源は電圧増幅段用と電力増幅段用の2系統備えています。

必要な出力電圧は12.6V0-Pですが,若干の余裕を見込んで電力増幅段の電源は±15Vとしています。

電力増幅段の電源トランスにはAC115V:12Vの電源トランス使用しています。 AC100Vで使用するので100:10.4となり,√2倍のピーク電圧は14.7Vとなります。 無負荷だとこれより高くなり,定格負荷だとこれより低くなると予想されます。 設計上重要なのは無負荷の場合に電解コンデンサーの耐圧である16Vを超えないこと,また逆に最大出力時に13Vを切らないことです。

整流方式は正電圧と負電圧にそれぞれ整流ブリッジをひとつづつ使うダブル・ブリッジ整流方式としています。

シングル・ブリッジ整流方式は広く使われていますが,DCや低周波を出力した場合にセンタータップにDC電流が流れ,トランスのコアが飽和しやすいという欠点があります。 また,センタータップに信号電流が流れるので,アンプ全体のGNDが揺すられることになります。

一方,ダブルブリッジ整流方式ではトランスにDCが流れることはないのでコア飽和が起きにくくなります。 トロイダルコア・トランスはEIコア・トランスよりも飽和しやすいのでより効果的だと考えています。 また,大電流の信号電流が閉じたループを巡ることになり,閉じ込め効果が期待できます。

フィルターコンデンサは安価に入手した8,200uF/16Vを4パラして片電源あたり32,800uF,合計で65,600uFとしています。 この容量は100Wクラスのパワーアンプが搭載する容量に相当します。 10msec以下のパルス的な出力電流に対してはトランスはサボっていてコンデンサーが頑張っています。 このような瞬間的なパルスであれば300Wクラスのパワーアンプと同等の電流を出力できます。

整流ダイオードは高速ダイオード(FRD)を採用しました。 SBDは逆電流が流れるという使いにくい点があるほかに,接合容量が大きいという致命的な欠点があります。 SBDはFRDに比べて10倍以上の接合容量を持ち,パワーアンプに適した大電流品は接合容量が1000pFを超える品種もあります。 接合容量が大きいとAC電源との結合が強くなりAC電源の品質が及ぼす影響が大きくなると考えています。

使用したFRDは「FFPF10UP60S」ですが,600V10Aの定格でリカバリータイムの代表値は40nsecです。 リカバリータイムは動作条件に左右されるのでカタログスペックだけでは優劣を比較できません。接合容量も印加電圧によって変化します。

電圧増幅段の電源トランスにはAC115V:18Vの電源トランス使用しています。 AC100Vで使用しますので100:15.7となり,√2倍のピーク電圧は22.1Vとなります。 負荷が軽いので電圧が上がり,24V程度になります。電源用のコンデンサーの耐圧は余裕を見て50Vとします。

電圧増幅段はハムノイズを最小限にするために安定化が必須となります。 また,MOS FETのゲートを確実にドライブするために電力増幅段の電源電圧より少なくとも5Vは高くする必要があります。 電圧は±24Vを目標としましたが,部品選定の都合で安定化後の電圧が±20Vとなりました。

安定化には定電流源とツエナー・ダイオードによるリップル・フィルターを採用しました。 ツエナー・ダイオードにはノイズ吸収用のコンデンサーをパラ付けするのが一般的ですが,電源投入時の立ち上がり速度を重視するため省きました。 理由は電源投入時の過渡現象として出力段のMOS FETをONさせないために,電力増幅段の電源よりも電圧増幅段の電源を早く立ち上げる必要があるからです。

リップル・フィルターの想定されるリップル除去率は定電流源のインピーダンスとツエナーダイオードの動作抵抗で決まります。 ざっくり100kΩ対100Ωとするとその差は60dBになります。 整流後の電源リップルが1Vならば安定化電源の出力リップルは1mVになります。 アンプのPSRRが60dBほどあるはずなので出力されるノイズは1uV程度になり無視できことになります。

電源トランスの結線も一工夫しています。 1次側と2次側のタップ間の容量を測定し,容量結合が最も少なくなる結線を選んでいます。効果は未確認ですが・・・ シャーシ電位ができるだけ少なくなるように,つまりコンセントからのノイズができるだけはいらないように工夫をしました。

電源トランスが大型になれば1次・2次間の容量結合も大きくなります。 容量結合が大きければシャーシのインピーダンスが低くなりシャーシ電位の影響が大きくなります。 また,接続機器がコンセントから電源を取っている限り,容量結合による巨大なGNDループができてしまいます。 トランスはできるだけ小さくて浮遊容量が少ないものを選びたいです。

2-6:配線と実装

ステレオアンプで重要なのがL/RのGNDの引き回しです。 トランジスタアンプは真空管アンプより難しくなります。

同一筐体内で電源を共用する限り,GNDを完全に分離することはできません。 電源トランスから分離する設計にしたとしても浮遊容量により交流的にはつながっている状態になります。

モノラルアンプを2台使ったとしてもコンセントを通じて2台のアンプがつながります。 DC的には分離できますが,交流的にはループ状の配線ができてしまいます。

パワーアンプでの分離が難しいのならば送り出し機器であるDACを2台同期運転する方がましだと思います。 レコードではそもそも左右分離が難しいうえにクロストークもたっぷりありますので,L/Rを分離する意義は少ないです。

話が横道にそれましたのでアンプの配線の話に戻します。

GNDに起因するトラブルとしてはハムノイズの混入とクロストークの悪化が懸念されます。 「ムー」というハムノイズだけならばまだしも整流用のダイオードが発するスパイクノイズが飛び込むと「ジー」っという音が混入します。

いずれの問題も共通インピーダンスから漏れこんできます。 L/Rで共用しているGND配線は極力短くし,電源部のGNDはリップルの少ない部分で1点接地します。

また,大きなGNDループがあるとノイズを拾うことがあります。 まずはループの面積を小さくする事を考えます。

大電流が流れるGNDと信号電流のGNDは明確に区別します。 特にスピーカーから戻ってくるGNDと整流リップルが流れる電源部分のGNDには要注意です。

様々な条件を同時に満たすためには入力と出力,L/Rを最短で結ぶことが得策です。 今回はそのためにバスバーを作りました。効果の程は???ちゃんと検証できていません。

入力・出力のL/Rをそれぞれ最短経路で結ぶと,クロストークを発生させる要因として入力・出力間のGND配線が残ります。 ここに流れる電流は小さいことから,出力段のGNDよりは影響が小さくなりますが,最短経路で結ぶことによって影響を最小限にできます。

真空管アンプにはこういったバスバーは不必要です。 なぜならば,出力トランスがGNDのアイソレーションを取ってくれるからです。 特に出力端子からNFBをかけない無帰還アンプの場合はトランスの2次側は完全にアイソレーションされますので,GNDの共通電位の影響がなくなります。

このような配線のノウハウがトランジスタアンプには重要だと確信しました。

他の手段としてはバランス入力,BTL出力とすればGNDの結線は考えなくてもよいので,完全差動アンプはひとつの回答であると言えます。 ただし,完全差動とする場合は電力増幅段が2倍の数必要になります。音量調整もバランス回路が必要です。 プリアンプやDACもバランス出力に対応している必要があります。 結果的にどうしても回路規模が大きくなってしまい,大げさなことになってしまいます。


Contact Info
Copyright(C) Since 1999 Y.Hosoya. All rights reserved.
inserted by FC2 system