DAC用のディスクリート3.3Vレギュレーターの製作


低ノイズレギュレーター

3.3V REGを作ってみる

秋月のUSB DACキット(AKI.DAC-U2704)を使ってヘッドフォンアンプを自作したが, やはりバスパワーからのノイズが大きいと思われるので何とかしたい。

AKI.DAC-U2704キットは3.3V電源がレギュレータで安定化されているが,普通の3端子レギュレータは高周波は筒抜けだ。 フェライト・ビーズを入れてノイズ対策としているが効果が出るのは数MHzからなので数十kHz〜数百kHzのノイズは落しづらい。

レギュレータを刷新しようと思うが欲しい性能のICはない。ディスクリートで作ってみよう。

5Vから3.3Vを作るためには1.7Vの電圧降下しか許されない。 実質トランジスタ2本分のVBEしか使えない。しかし最高性能が欲しい。

何とか出来上がったのだが,USBバスパワーの電圧が4.5Vしかなかった・・・対応に追われました。。

結局出力を3.0Vにしてお茶を濁しました。

目標

・USBバスパワーからくるノイズをできるだけ減らす:高PSRR
・レギュレータ自身が発するノイズを最小にする:低ノイズ
・低ドロップ(5.0V−3.3V=1.7V,最終的には4.4V−3.0V=1.4V)

作戦

まず既存のICから考えていこう。

ディスクリート回路はどうだろうか。

結果,ディスクリートのLDOを自分作るしかない。

もう少し深く

いわゆるリップル・フィルターでは出力インピーダンスが高い(数Ω)。 LEDを使ったリップル・フィルターの評判はよいようだが動特性に不満がある。 出力に大容量のコンデンサーを使わなければ出力インピーダンスを下げることが出来ない。 結局,低域の出力インピーダンスを下げるためにはとんでもない大容量が必要なので低域のクロストークに影響が出るかもしれない。

一方,リップル・フィルターを2段に重ねることで効果的にPSRRを向上させることができる。 シミュレーションでは140dB以上までいける。しかし2段にすると電圧ロスは1.4Vになる。

出力インピーダンスを下げるためには帰還をかける必要がある

そうするとふつーのレギュレターになってしまう。 普通のレギュレターは高周波で出力インピーダンスが上昇すること,高周波でPSRRが低下する問題がある。

普通のレギュレターの問題点に対して・・・

ポイント1:高周波でのインピーダンス上昇は出力コンデンサーを増量することで解決できる。

ポイント2:PSRRの低下はリップル・フィルターと組み合わせることで実現できる。

普通のレギュレターの問題点をまとめてみる

もう一度まとめよう。何が問題なのだろうか。

3端子レギュレターは広く普及しているが,PSRRが高域で低下する。帯域が狭い(応答がよくない)。ドロップ電圧が必要。という問題がある。

ノイズが多いという問題もある。レギュレター自身が発するノイズが問題だ。 やっぱりコンデンサーの容量を増やせばある程度効果はあるかもしれないが,出力インピーダンスが低いのでそれなりの大容量が必要になる。

レギュレターの「音が良くない」と言われるが実感したことはない。けど理由は気になる。 想定原因のひとつとして出力インピーダンスの周波数特性が思い当たる。 普通のレギュレターは安定性を重視するために動特性が悪く,出力インピーダンスが周波数と共に上昇する特性を持っている。 つまりインダクティブな特性を持っている。ここにコンデンサーをぶら下げると特定の周波数にピークを持った特性になる。 ピークを持っているとリンギングがでたりする。このピーク周波数が可聴域内あったら悲惨なことになるだろう。 まあここにも大容量のコンデンサーを入れることでピークをつぶすこともできるのだが・・・

最新の高性能LDOレギュレターはドロップ電圧が小さく,ノイズも少ないが,ノイズが最小ではない。またPSRRの問題は残されたままだ。

LDOは通常のレギュレターに比べて更に考慮すべき点が多い。

出力トランジスタがコレクタ出力なので負荷によってLOOPゲインの変動が大きく,無負荷でもダメだし,低ESRのコンデンサーにも弱い。 発振しやすいので必ず安定性の確認が必要だ。

スパイスで攻める

評価ポイントは

結果,出力電圧を3.0Vとすることで4.4Vから動作するレギュレターができた。 ドロップ電圧は1.4Vあれば動作するということになる。

■基本構成

基本構成は非常にシンプルなレギュレターにリップル・フィルターを追加した回路とした。 レギュレターが電圧の安定化と出力インピーダンスの低減を担う。 レギュレターのPSRR特性は高い周波数においてLOOPゲインが落ちるため,高い周波数で悪化する。 そのため,リップル・フィルターで電源ノイズを落とす。

リップルフィルタは60dBくらいの低減効果があるが頭打ちとなる。 2段重ねると120dBくらいまでいける。 出力電圧制御用のトランジスタも同様にオープン・ループでは大して減衰しない。なのでカスコードトランジスタを追加する。 こうすることで高周波でのPSRRを高くすることが出来る。

温度による安定性を考えると差動回路が必要。
差動回路の負荷は電圧に余裕がないのでカレントミラー。

共通エミッタの定電流回路はノイズを発するので抵抗の方がよいみたい。

基準電圧はLPFする。
帰還抵抗は抵抗値を小さくしてかつバイパスる。
1nV/rootHz以下ににできる。

差動トランジスタのベース回路の抵抗値(DC抵抗)を一致させることによりオフセット変動が最小となり温度変化に対する安定性が向上する。

PSRRを稼ぐためにカスコード・トランジスタを追加する。 カスコード・トランジスタの接続先を工夫してヘッドルームを稼ぐ。

カレントミラーに抵抗を入れると安定するけど電圧ドロップとなるので入れない。

電流制限はカスコード・トランジスタのコレクタに入れた抵抗で行う。 この抵抗を入れることでPSRRが更に高まる。

差動1段で出力段をダーリントンにもしないのでLOOPゲインは低い。 出力インピーダンスは0.1Ω程度と予想。

LOOPゲインが低く,1段増幅なので位相補正が必要ない。100kHz位まで負帰還で抑え込める。 それ以上の周波数は出力のコンデンサによって出力インピーダンスの上昇を抑える。容量は2.2uF〜10uFで充分。

帰還抵抗は330Ωと1kΩと低めに設定。熱雑音を下げる。さらに330Ωは100uFでバイパス。 負帰還が強まるので出力インピーダンスが下がり,330Ωの熱雑音がなくなるので1nV/rootHz以下を狙える。

■構成部品の機能


基本回路を示す。

どれか一つ部品が欠けるだけで大きく性能が劣化する。 コンデンサーはどれも100uFくらいからスタート,作例は220uFっぽいけど,基板の裏側に幾つか追加でパラってると思う。

改善ネタとしては下記のようなネタがあるが,性能はあまり変わらない。
カレントミラーをベース電流補償型にする。
Q10のコレクタにリップル・フィルターを入れる。
R23を定電流回路に置き換える。

リップルフィルタの時定数を下げていくと立ち上がりが悪くなるので注意が必要。
出力の短絡保護はR20で行っているが数百mA流れるのでトランジスタの定格に注意が必要。

■回路シミュレーション結果の周波数特性グラフ

一番上 : 入力電源電圧にリップルを印加して出力を観測,いわゆるPSRR特性,出力コンデンサなしの状態
緑はリップルフィルタなしの特性,普通の定電圧源はこのように周波数が高くなるとPSRRが悪化する
100kHzまでフラットなので動特性が優れているのがわかる
赤は全てのリップルフィルタを有効にした場合,50Hzで60dBでそれ以上は6dB/oct,1kHz以上は12dB/octで1MHzまで落ち続ける
出力コンデンサを接続すると1MHz以上でも落ち続ける

2番目 : 出力インピーダンス特性,1kΩで出力をドライブした時の電圧,出力コンデンサなしの状態
1mVが1Ωに相当,100uV以下なので100mΩ以下と言える
出力コンデンサーを接続すると出力インピーダンスは低下する
10Hz以下の盛り上がりは帰還回路のバイパスコンデンサの時定数による

3番目 : 出力ノイズ特性,出力コンデンサなしの状態
100Hz以上では1nV/rootHzを下回る 0.8nV/rootHzは40Ωの抵抗が発する熱雑音と等価
100Hz以下で盛り上がりは,ノイズバイパスコンデンサの時定数による
つまり,ノイズ・バイパス・コンデンサが無い場合は全帯域で4nV/rootHz程度になる
4nV/rootHzは抵抗の熱雑音と思われるが,実回路では電圧リファレンスのノイズも加算されるのでさらに悪化するはず
ノイズ・バイパス・コンデンサが有る場合は負帰還LOOP内にノイズ源があってもゲイン分の1に抑圧されるので
結果的には誤差アンプに使用するトランジスタのノイズ特性が支配的ではないかと予想


■ヘッドルーム電圧特性のシミュレーション結果

入力を徐々に上昇させたときの各部の電圧,入力電源電圧が4.4Vで出力が安定するのでドロップ電圧は1.4V必要とわかる。
なお,電源電圧が低い状態に対応のため,出力は3.0V,Q10は10Ω,R6を47Ωとしている。

この結果から3.0Vを安定して出力するには入力電圧は4.4V以上必要であることがわかる。 もし3.3Vに設定するならば4.8V以上必要だろう。

赤:出力電圧
青:Q9のベース電圧
オリーブ色:Q4のベース電圧
緑:入力電源電圧

もっともヘッドルームが厳しいのがQ2。
hfeが低下するとLOOPゲインが低下して諸特性が悪化するので,VCEを300mV程度は確保したい。

この例はQ10を10Ωに置き換えているが,Q10にトランジスタを使うと緑色の線とオリーブ色の線の電圧差が0.7Vになる。


実際に作ってみたが・・・

基準電圧はREF5025が手持ちであったので採用。ノイズが少ないらしいが,さらにLPFすることで1nV/rootHz以下を狙う。

USBバスパワーの電圧が4.5Vしかない(汗)
対応に追われる・・・
カレントミラーのトランジスタつぶれてしまう・・・
VCE電圧が100mVは確保できるように定数を調整した。

出力電圧を3.0Vとした。300mV稼げる。
リップル・フィルターのトランジスタを抵抗に置き換えた。500mVくらい稼げる。

トランジスタは身近にあったもの。2SA995,2SC1733,2SC945を使用。 注意点はVCEsatが高いものはだめと言う点。まあ,普通のトランジスタならOK。デュアルトランジスタじゃなくても大丈夫かもしれないけど・・・

実力確認

FGの出力をレギュレターに接続する。2Vpp(50ohm )を出力に印加すると・・・
とれ残りが3.4mVppとよめる。(オシロで観測)
周波数特性は素直。リンギングやオーバーシュートは皆無。100kHzでも矩形波に見えるので相当高速。

出力インピーダンスは85mohm
シュミレーションは100mohm

PSRRはサボアナに突っ込んでみる。
結果,10Hz -53dB,100Hz -74dBそれ以上は測定不能
シュミレーションは10Hz -56dB,100Hz -76dB,ボトムは-140dB

ふつうレギュレータはPSRRは低域で高く,広域に向かって落ちていくが,こいつは正反対。 LOOPゲインが低いので低域のPSRRはむしろあまり高くなく,リップル・フィルターの効果で単調にPSRRが増加していく。 それでもシミュレーションによると底はあり,最大で140dBということになる。140dBとは1Vのノイズが100nVになるということ・・・ 電気回路設計的には無限大(考えるだけ無駄)と考えていい。

ユニバーサル基板で作りましたが注意点はGNDの配線でしょうか。 コンデンサの足(回路的なスタブになる部分)が長いとノイズが漏れるので,フィルタのコンデンサを配線するときは足は最短にします。

基板裏には大容量積セラ(22uFとか)を追加しています。チップ・タンタルも追加したような・・・


目次へ
Contact Info
Copyright(C) Since 1999 Y.Hosoya. All rights reserved.
inserted by FC2 system